

日本国特許庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日  
Date of Application: 2002年 8月21日

出願番号  
Application Number: 特願2002-240776  
[ST. 10/C]: [JP2002-240776]

出願人  
Applicant(s): セイコーエプソン株式会社

2003年 7月28日

特許庁長官  
Commissioner,  
Japan Patent Office

今井康夫



出証番号 出証特2003-3059871

【書類名】 特許願

【整理番号】 J0092093

【提出日】 平成14年 8月21日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/13

H01L 21/60

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

【氏名】 山田 一幸

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

【氏名】 芦田 剛士

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

【氏名】 中沢 政彦

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

【氏名】 湯本 正則

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

## 【代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】 0 2 6 6 - 5 2 - 3 1 3 9

## 【選任した代理人】

【識別番号】 100107076

【弁理士】

【氏名又は名称】 藤網 英吉

## 【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

## 【手数料の表示】

【予納台帳番号】 013044

【納付金額】 21,000円

## 【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0109826

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の実装方法、半導体装置の実装構造、電気光学装置及び電子機器

【特許請求の範囲】

【請求項 1】 電極を備えた半導体装置を、配線端子を備えた基板上に実装する実装方法であって、

前記電極と前記配線端子のうち一方の幅を他方の幅よりも小さく形成し、

前記半導体装置と前記基板とを相互に加圧して、前記電極と前記配線端子のうちの前記一方を前記他方の表面に喰い込んだ状態にすることを特徴とする半導体装置の実装方法。

【請求項 2】 前記電極及び前記配線端子はそれぞれ複数設けられ、前記他方に導電接続される全ての前記一方の幅が実質的に同一に形成されることを特徴とする請求項 1 に記載の半導体装置の実装方法。

【請求項 3】 電極を備えた半導体装置を、配線端子を備えた基板上に実装する実装方法であって、

前記配線端子の幅を前記電極の幅よりも小さく形成し、

前記半導体装置と前記基板とを相互に加圧して、前記配線端子を前記電極の表面に喰い込んだ状態にすることを特徴とする半導体装置の実装方法。

【請求項 4】 前記配線端子が前記電極の手前から前記電極を越えた位置まで伸びるように構成することを特徴とする請求項 3 に記載の半導体装置の実装方法。

【請求項 5】 前記電極と前記配線端子との間に微小な導電粒子を介在させて前記半導体装置と前記基板とを相互に加圧することを特徴とする請求項 1 乃至請求項 4 のいずれか 1 項に記載の半導体装置の実装方法。

【請求項 6】 前記半導体装置と前記基板との間に接着剤を配置して加圧状態で硬化させることを特徴とする請求項 1 乃至請求項 5 のいずれか 1 項に記載の半導体装置の実装方法。

【請求項 7】 電極を備えた半導体装置と、前記電極に対して導電接続された配線端子を備えた基板とを有する半導体の実装構造であって、

前記電極と前記配線端子のうち一方の幅が他方の幅よりも小さく形成され、  
前記電極と前記配線端子のうちの前記一方が前記他方の表面に喰い込んだ状態に構成されていることを特徴とする半導体装置の実装構造。

【請求項 8】 前記一方の断面形状は、前記他方に向けて幅が縮小する形状であることを特徴とする請求項 7 に記載の半導体装置の実装構造。

【請求項 9】 前記一方が前記他方よりも硬度の高い素材で構成されていることを特徴とする請求項 7 又は請求項 8 に記載の半導体装置の実装構造。

【請求項 10】 前記電極及び前記配線端子はそれぞれ複数設けられ、前記他方に導電接続される全ての前記一方の幅が実質的に同一に形成されていることを特徴とする請求項 7 乃至請求項 9 のいずれか 1 項に記載の半導体装置の実装構造。

【請求項 11】 電極を備えた半導体装置と、前記電極に対して導電接続された配線端子を備えた基板とを有する半導体の実装構造であって、

前記配線端子の幅が前記電極の幅よりも小さく形成され、

前記配線端子が前記電極の表面に喰い込んだ状態に構成されていることを特徴とする半導体装置の実装構造。

【請求項 12】 電気光学物質を保持する電気光学パネルと、前記電気光学パネルに導電接続された配線端子を有する配線基板と、前記配線端子に導電接続された電極を有する半導体装置とを有する電気光学装置であって、

前記配線端子と前記電極のうち一方の幅が他方の幅よりも小さく形成され、

前記一方が前記他方の表面に喰い込んだ状態で導電接続されていることを特徴とする電気光学装置。

【請求項 13】 電気光学物質を保持する電気光学パネルと、前記電気光学パネルに導電接続された配線端子を有する配線基板と、前記配線端子に導電接続された電極を有する半導体装置とを有する電気光学装置であって、

前記配線端子の幅が前記電極の幅よりも小さく形成され、

前記配線端子が前記電極の表面に喰い込んだ状態に構成されていることを特徴とする電気光学装置。

【請求項 14】 請求項 7 乃至請求項 11 のいずれか 1 項に記載の半導体装

置の実装構造を有することを特徴とする電子機器。

【請求項 15】 請求項 12 又は請求項 13 に記載の電気光学装置と、該電気光学装置を制御する制御手段とを有することを特徴とする電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は半導体装置の実装方法、半導体装置の実装構造、電気光学装置及び電子機器に係り、特に、基板上に半導体装置を直接実装する方法及び基板上における半導体装置の実装構造に関する。

【0002】

【従来の技術】

一般に、フリップチップ実装方式などと呼ばれる、半導体装置を直接基板上に実装する方法がある。この実装方法は、半導体装置（ベアチップ）に電極を設けるとともに、基板上に配線端子を形成し、電極と配線端子とをワイヤ等を介することなく直接導電接触させるものである。この方法では、半導体装置には、バンパ電極と呼ばれる突起形状を有する電極が形成される場合が多く、この突起状の電極を配線端子に直接接触させたり、或いは、導電ペーストや導電フィルム等を介して接触させたりする。

【0003】

上記の半導体実装構造の一例として、例えば、電気光学装置の一種である液晶表示装置においては、液晶パネルにフレキシブル配線基板（FPC）などの配線基板を接続し、この配線基板上に、液晶駆動回路などを集積した半導体装置（ベアチップ）が実装される場合がある。図10は、このような液晶表示装置において、配線基板120上に半導体装置130を実装した場合の半導体装置130、この半導体装置130に設けられた電極131、135、及び、配線基板120上に形成された配線端子121、125の位置関係を示す透視図である。この場合、電極131、135はそれぞれ所定のピッチで配列され、配線端子121、125は電極131、135の形成ピッチに対応するように配列形成されている。

**【0004】**

半導体装置 130 は異方性導電膜 (Anisotropic Conductive Film) を介して加熱加圧されることによって配線基板 120 上に実装されている。図 11 は、この実装構造の細部を拡大して示す拡大断面図である。上記の異方性導電膜 133 は、絶縁樹脂で構成される基材中に微細な導電粒子 (例えば、金属粒子や絶縁粒子の表面上に導電層を形成したもの) 133a を分散させたものである。この異方性導電膜 133 を介して配線基板 120 上に半導体装置 130 を圧着し、図示しない加圧加熱ヘッドによって加熱しながら加圧する。これによって、一時的に基材が軟化し、図 11 に示すように電極 131, 135 と配線端子 121, 125 とが導電粒子を挟んで導電接触した状態となり、その後、基材が硬化することによって図示の状態が固定され、その導電接続状態が維持されることになる。

**【0005】****【発明が解決しようとする課題】**

しかしながら、近年、電子回路等の複雑化や半導体装置の集積度向上に伴って端子数の増大と端子間隔の狭小化が進んできている。例えば、上述の液晶表示装置では、表示の高精細化が進展してきているとともに、携帯用の小型パネルでもカラー表示が一般的になってきていることから、表示画素数が増大し、これに伴って配線基板の配線端子及び半導体装置の電極の数が増大するとともに、それらの形成間隔の狭小化が進んでいる。

**【0006】**

このような状況では、配線基板 120 の配線端子 121, 125 及び半導体装置 130 の電極 131, 135 の幅や間隔を充分確保することが難しくなるので、配線端子と電極との導電接触不良や、隣接する配線端子又は電極間の短絡不良などが増大し、半導体実装構造の導電接合部の信頼性が低下し、製品の歩留まりが悪化するという問題がある。

**【0007】**

そこで本発明は上記問題点を解決するものであり、その課題は、配線端子及び電極の数の増大並びに間隔の狭小化が進んでも、導電接合部の信頼性を向上することができる新規の半導体装置の実装方法、半導体装置の実装構造、電気光学装

置及び電子機器を提供することにある。

#### 【0008】

##### 【課題を解決するための手段】

上記課題を解決するために本発明の半導体装置の実装方法は、電極を備えた半導体装置を、配線端子を備えた基板上に実装する実装方法であって、前記電極と前記配線端子のうち一方の幅を他方の幅よりも小さく形成し、前記半導体装置と前記基板とを相互に加圧して、前記一方を前記他方の表面に喰い込んだ状態にすることを特徴とする。

#### 【0009】

一般に、半導体装置の集積度の増大に起因して電極や配列端子の幅や間隔が小さくなると導通不良や短絡不良が発生し易くなるが、本発明では、電極と配列端子のうち一方の幅を他方の幅よりも小さく形成し、一方が他方に喰い込んだ状態にすることにより、導電接触状態を確実に得ることが可能になるとともに導電接合部の接触面積を増加できるために導通不良を低減することができ、また、一方の幅を小さくすることによって短絡不良をも低減することが可能になる。

#### 【0010】

上記一方（例えば配線端子）の幅は、他方（例えば電極）の幅の10～60%の範囲内であることが好ましい。この範囲を下回ると、絶対的な導電接触面積が減少して安定した導電接続が得られ難くなる。また、上記範囲を上回ると、上記一方が上記他方に喰い込みにくくなるとともに、喰い込みにより上記他方の形状が崩れ易くなり、導電接合部の接合構造の再現性や安定性が低下する。

#### 【0011】

ここで、前記電極及び前記配線端子がそれぞれ複数設けられている場合には、前記他方（例えば電極）に導電接続される全ての前記一方（例えば配線端子）の幅が実質的に同一に形成されることが好ましい。他方（例えば電極）に導電接続される全ての一方（例えば配線端子）の幅が実質的に同一に形成されることにより、各導電接合部における喰い込み抵抗のばらつきを低減することができるので、加圧時における片当たり状態が生じにくくなり、全ての電極と配線端子の接合部分にはほぼ均等な圧力が加わるため、導電接合部における喰い込み状態或いは導



通状態のばらつきを低減することができ、導電接合部の信頼性を高めることが可能になる。

#### 【0012】

さらに、前記他方（例えば電極）に前記一方（例えば配線端子）の幅に略対応する幅を有する凹部を形成し、当該凹部が前記一方に対応するように接合させることが好ましい。これによって、上記他方に対して上記一方がより喰い込み易くなる。

#### 【0013】

また、本発明の別の半導体装置の実装方法は、電極を備えた半導体装置を、配線端子を備えた基板上に実装する実装方法であって、前記配線端子の幅を前記電極の幅よりも小さく形成し、前記半導体装置と前記基板とを相互に加圧して、前記配線端子を前記電極の表面に喰い込んだ状態にすることを特徴とする。

#### 【0014】

一般に、微細加工技術を常法として製造される半導体装置に比べて、基板上の配線や配線端子は比較的大きな寸法のフォトリソグラフィ技術やメッキプロセス等により形成されるので、短絡不良等を防止するためには半導体装置の電極間隔に較べて配線間隔をより大きく確保しなければならないが、本発明においては、特に、その配線端子の幅を電極の幅よりも小さく形成しているので、これとは逆に構成した場合（電極の幅を配線端子の幅よりも小さくする場合）に較べて全体として導通不良や短絡不良を低減することが可能になる。

#### 【0015】

この場合、前記配線端子が前記電極の手前から前記電極を越えた位置まで伸びるように構成することが好ましい。配線端子の先端部は配線パターンのパターンニング時にサイドエッチングが生じやすいため、正規の断面形状との形状差が大きくなるとともに当該断面形状のばらつきが大きく、さらに、当該先端部の幅も先端に近づくに従って小さくなる。したがって、上記のように配線端子が電極の手前から電極を越えた位置まで伸びるように構成されていることにより、電極に対する導電接続部位の形状のグレや寸法のばらつきを低減することが可能になるため、導電接合部の信頼性を向上させることができる。また、上記のように構成す

ることによって、配線端子の伸びる方向に見た電極と配線端子との間の位置ズレの許容範囲（マージン）を増加させることができるため、導通不良を低減できる。ここで、配線端子の幅が $10 \sim 20 \mu\text{m}$ 程度である場合には、配線端子の電極と重なる領域から越えた長さは $5 \sim 10 \mu\text{m}$ 程度であることが好ましい。

#### 【0016】

また、前記電極と前記配線端子との間に微小な導電粒子を介在させて前記半導体装置と前記基板とを相互に加圧することが好ましい。微小な導電粒子を電極と配線端子との間に介在させることにより、導電粒子の喰い込み乃至はアンカー効果により電極と配線端子との間の接合強度（ピール強度）を高めることができる。ともに、実質的に導電接触面積を増大させることができるため、導電接続構造の信頼性をさらに向上できる。微小な導電粒子としては、例えば、Ni粒子などの金属粒子のほかに、合成樹脂の粒子の表面に導電層（メッキ層など）を形成したものをを用いることもできる。導電粒子の大きさとしては、 $0.1 \sim 5 \mu\text{m}$ 程度であることが好ましい。ここで、導電粒子は、電極と配線端子の少なくともいずれか一方よりも硬度が高いことが望ましい。これによって導電粒子がいずれか一方に喰い込んでアンカー効果を発揮することが可能になる。特に、上記他方（例えば電極）よりも硬度が高いことによって、当該他方に対する喰い込み状態を形成できる。ここで、導電粒子は、上記一方（例えば配線端子）より硬度が高くても構わない。

#### 【0017】

さらに、前記半導体装置と前記基板との間に接着剤を配置して加圧状態で硬化させることが好ましい。半導体装置と基板との間に接着剤を配置して加圧状態（すなわち、半導体装置と基板とを相互に加圧した状態）で当該接着剤を硬化させることにより、配線端子と電極との喰い込み状態を接着剤の接着力によって維持することができるので、導電接合部の信頼性をさらに高めることができる。このように接着剤を用いて半導体装置と基板とを接着する構造としては、上記導電粒子との組合せとして、導電粒子を絶縁基材（接着剤）中に分散させてなる異方性導電膜（ACF）や異方性導電ペーストを用いた構造が挙げられる。また、電極と配線端子とを直接接合した状態で、その周囲を接着剤（絶縁樹脂）で固めるN

C F (Non Conductive Film) 接合構造や N C P (Non Conductive Paste) 接合構造等の絶縁樹脂接合構造等も挙げられる。

#### 【0 0 1 8】

次に、本発明の半導体装置の実装構造は、電極を備えた半導体装置と、前記電極に対して導電接続された配線端子を備えた基板とを有する半導体の実装構造であって、前記電極と前記配線端子のうち一方の幅が他方の幅よりも小さく形成され、前記一方が前記他方の表面に喰い込んだ状態に構成されていることを特徴とする。

#### 【0 0 1 9】

一般に、半導体装置の集積度の増大に起因して電極や配線端子の幅や間隔が小さくなると、導通不良や短絡不良が発生し易くなるが、本発明では、電極と配線端子のうち一方を他方の幅よりも小さく形成し、上記一方が上記他方に喰い込んだ状態にすることにより、導電接触状態を確実に得ることが可能になるとともに導電接合部の接触面積を増加できるために導通不良を低減することができ、また、上記一方の幅を小さくすることによって短絡不良をも低減することが可能になる。

#### 【0 0 2 0】

ここで、前記一方（例えば配線端子）の断面形状は、前記他方（例えば電極）に向けて幅が縮小する形状であることが好ましい。これにより、一方が他方に喰い込み易くなることから、導電接続構造の信頼性をさらに向上できる。上記の断面形状の例としては、例えば、台形、三角形、半円形、半楕円形、半長円形などが挙げられる。

#### 【0 0 2 1】

また、前記一方（例えば配線端子）が前記他方（例えば電極）よりも硬度の高い素材で構成されていることが好ましい。これにより、上記他方に対して上記一方がより喰い込み易くなる。

#### 【0 0 2 2】

さらに、前記一方の前記他方に対する喰い込み量は約  $1\ \mu\text{m}$  ～ 約  $5\ \mu\text{m}$  の範囲内であることが好ましい。喰い込み量が  $1\ \mu\text{m}$  を下回ると、導電接触状態を確保

しにくくなり、導電接合部の信頼性が低下する。特に、複数の電極及び配線端子が設けられている場合には、電極や配線端子の高さのばらつきによって接触不良を生ずる導電接合部が発生しやすくなる。また、喰い込み量が $5\mu\text{m}$ を上回ると、喰い込み量を確保するための加圧力が過大となり、半導体装置等に損傷を与える危険性が增大する。

#### 【0023】

さらにまた、前記電極及び前記配線端子はそれぞれ複数設けられ、前記他方（例えば電極）に導電接続される全ての前記一方（例えば配線端子）の幅が実質的に同一に形成されていることが好ましい。これにより、各導電接合部における喰い込み抵抗のばらつきを低減することができるので、全ての電極と配線端子の接合部分にほぼ均等な圧力が加わるため、導電接合部における喰い込み状態或いは導通状態のばらつきを低減することができ、導電接合部の信頼性を高めることが可能になる。

#### 【0024】

また、本発明の別の半導体装置の実装構造は、電極を備えた半導体装置と、前記電極に対して導電接続された配線端子を備えた基板とを有する半導体の実装構造であって、前記配線端子の幅が前記電極の幅よりも小さく形成され、前記配線端子が前記電極の表面に喰い込んだ状態に構成されていることを特徴とする。

#### 【0025】

一般に、微細加工技術を常法として製造される半導体装置に比べて、基板上の配線や配線端子は比較的大きな寸法のフォトリソグラフィ技術やメッキプロセス等により形成されるので、短絡不良等を防止するためには半導体装置の電極間隔に較べて配線間隔をより大きく確保しなければならないことから、配線端子の幅を電極の幅よりも小さく形成することによって、この逆に構成した場合に較べて全体として導通不良や短絡不良を低減することが可能になる。

#### 【0026】

ここで、前記配線端子が前記電極の手前から前記電極を越えた位置まで伸びるように構成されていることが好ましい。これによって、配線端子の先端部分を電極に対する導電接合部の外側に配置することが可能になるので、配線端子の先端

部のダレや形状ばらつき或いは幅の縮小により導電接続状態にもたらされる影響を低減することができる。また、配線端子の伸びる方向に見た、電極と配線端子との間の位置ズレに対する許容範囲（マージン）を増加させることができる。

#### 【0027】

また、前記電極と前記配線端子との喰い込み部分に微小な導電粒子が介在していることが好ましい。微小な導電粒子を電極と配線端子との間に介在させることにより、導電粒子の喰い込み乃至はアンカー効果により電極と配線端子との間の接合強度（ピール強度）を高めることができるともに、実質的に導電接触面積を増大させることができるため、導電接続構造の信頼性をさらに向上できる。微小な導電粒子としては、例えば、Ni粒子などの金属粒子のほかに、合成樹脂の粒子の表面に導電層（メッキ層など）を形成したものをを用いることもできる。導電粒子の大きさとしては、0.1～5  $\mu$ m程度であることが好ましい。ここで、導電粒子は、電極と配線端子の少なくともいずれか一方よりも硬度が高いことが望ましい。これによって導電粒子がいずれか一方に喰い込んでアンカー効果を発揮することが可能になる。特に、上記他方（例えば電極）よりも硬度が高いことによって、当該他方に対する喰い込み状態を形成できる。ここで、導電粒子は、上記一方（例えば配線端子）より硬度が高くても構わない。

#### 【0028】

さらに、前記半導体装置と前記基板とが接着剤により接着されていることが好ましい。半導体装置と基板とが接着剤により接着されていることにより、配線端子と電極との喰い込み状態を接着剤の接着力によって維持することができるので、導電接合部の信頼性をさらに高めることができる。このように接着剤を用いて半導体装置と基板とを接着する構造としては、上記導電粒子との組合せとして、導電粒子を絶縁基材（接着剤）中に分散させてなる異方性導電膜（ACF）や異方性導電ペーストを用いた構造が挙げられる。また、電極と配線端子とを直接接合した状態で、その周囲を接着剤（絶縁樹脂）で固めるNCF（Non Conductive Film）接合構造やNCP（Non Conductive Paste）接合構造等の絶縁樹脂接合構造等も挙げられる。

#### 【0029】

次に、本発明の電気光学装置は、電気光学物質を保持する電気光学パネルと、前記電気光学パネルに導電接続された配線端子を有する配線基板と、前記配線端子に導電接続された電極を有する半導体装置とを有する電気光学装置であって、前記配線端子と前記電極のうち一方の幅が他方の幅よりも小さく形成され、前記一方が前記他方の表面に喰い込んだ状態で導電接続されていることを特徴とする。

#### 【0030】

ここで、前記一方の断面形状は、前記他方に向けて幅が縮小する形状であることが好ましい。これにより、一方が他方に喰い込み易くなることから、導電接続構造の信頼性をさらに向上できる。上記の断面形状の例としては、例えば、台形、三角形、半円形、半楕円形、半長円形などが挙げられる。

#### 【0031】

また、前記一方が前記他方よりも硬度の高い素材で構成されていることが好ましい。これにより、上記他方に対して上記一方がより喰い込み易くなる。

#### 【0032】

さらに、前記一方の前記他方に対する喰い込み量は約  $1\ \mu\text{m}$  ～ 約  $5\ \mu\text{m}$  の範囲内であることが好ましい。喰い込み量が  $1\ \mu\text{m}$  を下回ると、導電接触状態を確保しにくくなり、導電接続構造の信頼性が低下する。特に、複数の電極及び配線端子が設けられている場合には、電極や配線端子の高さのばらつきによって接触不良を生ずる導電接合部が発生しやすくなる。また、喰い込み量が  $5\ \mu\text{m}$  を上回ると、喰い込み量を確保するための加圧力が過大となり、半導体装置等に損傷を与える可能性が増大する。

#### 【0033】

さらにまた、前記電極及び前記配線端子はそれぞれ複数設けられ、前記他方に導電接続される全ての前記一方の幅が実質的に同一に形成されていることが好ましい。これにより、他方（例えば電極）に導電接続される全ての一方（例えば配線端子）の幅が実質的に同一に形成されることにより、各導電接合部における喰い込み抵抗のばらつきを低減することができるので、加圧時における片当たりが緩和され、全ての電極と配線端子の接合部分にほぼ均等な圧力が加わるため、導

電接合部における喰い込み状態或いは導通状態のばらつきを低減することができ、導電接合部の信頼性を高めることが可能になる。

#### 【0034】

また、本発明の別の電気光学装置は、電極を備えた半導体装置と、前記電極に対して導電接続された配線端子を備えた基板とを有する半導体の実装構造であって、前記配線端子の幅が前記電極の幅よりも小さく形成され、前記配線端子が前記電極の表面に喰い込んだ状態に構成されていることを特徴とする。

#### 【0035】

一般に、微細加工技術を常法として製造される半導体装置に比べて、基板上の配線や配線端子は比較的大きな寸法のフォトリソグラフィ技術やメッキプロセス等により形成されるので、短絡不良等を防止するためには半導体装置の電極間隔に較べて配線間隔をより大きく確保しなければならないことから、配線端子の幅を電極の幅よりも小さく形成することによって、これとは逆に構成した場合に較べて全体として導通不良や短絡不良を低減することが可能になる。

#### 【0036】

ここで、前記配線端子が前記電極の手前から前記電極を越えた位置まで伸びるように構成されていることが好ましい。これによって、配線端子の先端部分を電極に対する導電接合部の外側に配置することが可能になるので、配線端子の先端部のダレや形状ばらつき或いは幅の縮小による導電接続構造に対する影響を低減することができる。また、配線端子の伸びる方向に見た、電極と配線端子との間の位置ズレに対する許容範囲（マージン）を増加させることができる。

#### 【0037】

また、前記電極と前記配線端子との喰い込み部分に微小な導電粒子が介在していることが好ましい。微小な導電粒子を電極と配線端子との間に介在させることにより、導電粒子の喰い込み乃至はアンカー効果により電極と配線端子との間の接合強度（ピール強度）を高めることができるとともに、実質的に導電接触面積を増大させることができるため、導電接合部の信頼性をさらに向上できる。微小な導電粒子としては、例えば、Ni粒子などの金属粒子のほかに、合成樹脂の粒子の表面に導電層（メッキ層など）を形成したものをを用いることもできる。導電粒

子の大きさとしては、 $0.1 \sim 5 \mu\text{m}$ 程度であることが好ましい。ここで、導電粒子は、電極と配線端子の少なくともいずれか一方よりも硬度が高いことが望ましい。これによって導電粒子がいずれか一方に喰い込んでアンカー効果を発揮することが可能になる。特に、上記他方（例えば電極）よりも硬度が高いことによって、当該他方に対する喰い込み状態を形成できる。ここで、導電粒子は、上記一方（例えば配線端子）より硬度が高くても構わない。

#### 【0038】

さらに、前記半導体装置と前記基板とが接着剤により接着されていることが好ましい。半導体装置と基板とが接着剤により接着されていることにより、配線端子と電極との喰い込み状態を接着剤の接着力によって維持することができるので、導電接続構造の信頼性をさらに高めることができる。このように接着剤を用いて半導体装置と基板とを接着する構造としては、上記導電粒子との組合せとして、導電粒子を絶縁基材（接着剤）中に分散させてなる異方性導電膜（ACF）や異方性導電ペーストを用いた構造が挙げられる。また、電極と配線端子とを直接接合した状態で、その周囲を接着剤（絶縁樹脂）で固めるNCF（Non Conductive Film）接合構造やNCP（Non Conductive Paste）接合構造等の絶縁樹脂接合構造等も挙げられる。

#### 【0039】

次に、本発明の電子機器は、上記いずれかに記載の半導体装置の実装構造を有することを特徴とする。上記の半導体装置の実装構造は、一般に、半導体装置を基板上に直接実装してなる導電接合部を有する種々の電子機器に適用できる。これによって電子機器の高集積化にも対応でき、電子機器の信頼性を高めることができる。

#### 【0040】

また、本発明の別の電子機器は、上記いずれかに記載の電気光学装置と、該電気光学装置を制御する制御手段とを有することを特徴とする。電気光学装置は、これを制御する制御手段とともに各種の電子機器に適用することができる。これによって、電気光学装置を備えた電子機器の高集積化にも対応でき、電子機器の信頼性を高めることができる。



**【0041】**

上記の各電子機器としては、特に、携帯電話、携帯型情報端末、ページャー、電子腕時計などの携帯型電子機器であることが好ましい。携帯型電子機器の場合には、小型化及び軽量化が要求されることから、半導体装置の高集積化や電気光学装置の小型化が要求されるため、このような場合に本発明を適用することは非常に効果的である。

**【0042】****【発明の実施の形態】**

次に、添付図面を参照して本発明に係る半導体装置の実装方法、半導体装置の実装構造、電気光学装置及び電子機器の実施形態について詳細に説明する。

**【0043】**

図1は、本実施形態の電気光学装置である液晶装置200の全体構成を示す分解斜視図である。この液晶装置200は、液晶パネル210と、この液晶パネル210に接続される配線基板220と、配線基板220に実装される半導体装置（半導体のベアチップ）230とを有する。

**【0044】**

液晶パネル210においては、透明なガラスやプラスチック等で構成された基板211と212とが図示しないシール材を介して貼り合わされ、その内部に図示しない液晶が封入されている。この液晶パネル210には、その液晶モードに応じて基板211と212の外面上にそれぞれ図示しない偏光板や位相差板が貼着される場合があり、また、観察側の反対側に図示しない反射板やバックライトが配置される場合もある。

**【0045】**

基板211には、基板212の外形よりも周囲に張り出した基板張出部211Tが設けられている。この基板張出部211Tの内面上には、2枚の基板211と212とが対向配置された液晶封入領域或いは表示領域から引き出された配線213及び214が形成され、それらの先端部は、入力端子として、基板張出部211Tの基板端部分に配列されている。

**【0046】**

配線基板 220 は、ポリエステル樹脂やポリイミド樹脂等の絶縁樹脂で構成される基材と、銅等の導電体で構成された配線パターンとを有する。この配線基板 220 は、上記基材を  $50\ \mu\text{m} \sim 1\text{mm}$  程度の厚さに形成してなるフレキシブル配線基板（可撓性及び弾性を有するもの）として構成されることが好ましい。この場合には、後述する構造を有し、後述する方法で形成される導電接合部に実装時の加圧力を集中させ易くなるため、より確実で、かつ、より均一な導電接合部の導電接続状態を実現できるからである。この配線パターンには、上記液晶パネル 210 の上記入力端子に導電接続されるパネル側接続部 220A に導電接続されたパネル側の配線端子 221 と、電子機器内の別の回路基板等に接続される機器側接続部 220B に導電接続された機器側の配線端子 225 とが含まれる。本実施形態では、配線端子 221, 225 は、銅やアルミニウム等の金属、或いは、種々の金属の表面の少なくとも電極 231, 235 と接合されるべき部分に銅、ニッケル、アルミニウム等で構成される表面導電層を被着形成したものなどが用いられる。なお、配線ピッチが  $50\ \mu\text{m}$  以下、特に  $20 \sim 40\ \mu\text{m}$  程度の場合には、配線端子の幅は約  $10 \sim 20\ \mu\text{m}$  であることが好ましく、典型的には約  $15\ \mu\text{m}$  である。また、配線端子の高さは約  $8 \sim 12\ \mu\text{m}$  程度であることが好ましい。

#### 【0047】

半導体装置 230 は、複数配列されたバンプ電極等の電極 231, 235 を有する。この電極 231, 235 は、金、アルミニウム、半田、Ag-Sn 合金等の金属、或いは、金属の表面に金、アルミニウム、半田、Ag-Sn 合金等で構成される表面導電層を被着形成したものが用いられる。電極 231, 235 の少なくとも表面部分は、上記配線端子 221, 225 の少なくとも頂部近傍よりも柔らかい素材で形成されていることが好ましい。例えば、配線端子の頂部近傍が銅で形成されていれば、電極の表面部分は金やアルミニウム等で構成される。なお、電極ピッチが  $50\ \mu\text{m}$  以下、例えば  $20 \sim 40\ \mu\text{m}$  程度である場合には、電極 231, 235 の幅は約  $20 \sim 30\ \mu\text{m}$  であることが好ましく、典型的には約  $25\ \mu\text{m}$  である。また、電極 231, 235 の高さは約  $15 \sim 20\ \mu\text{m}$  程度であることが好ましい。半導体装置 230 は、電極 235 が配線端子 225 に導電接

続されるように、異方性導電膜 233 を介して配線基板 220 上に実装されている。

#### 【0048】

上記液晶装置 200 に対して、配線基板 220 の背面側から、基板上に実装された半導体装置 230 を見た様子を示す透視図が図 2 である。図 2 に示すように、配線端子 221, 225 は共に図示上下方向に伸び、その先端は、電極 231, 235 を越えてその先に配置されている。配線基板 220 の配線端子 221, 225 の幅（図示左右方向に見た幅）は、半導体装置 230 の幅（図示左右方向に見た幅）よりも小さく形成されている。

#### 【0049】

ここで、少なくとも半導体装置 230 の電極 231, 235 に導電接続される全ての配線端子 221, 225 の幅は、実質的に同一の値を有するように形成されている。これによって、半導体装置 230 に設けられた複数の電極 231, 235 が配線端子 221, 225 に圧接されたとき、各配線端子から受ける反力がほぼ均一になるので、いわゆる片当たり状態が発生しないか、或いは、当該状態が発生しても配線端子の幅にばらつきがある場合よりもその程度が緩和されるため、各導電接合部にほぼ均一な圧力が加わりほぼ同様の接合状態に形成されることとなり、全体として導電接続不良が低減される。

#### 【0050】

図 3 は、上記配線基板 220 と半導体装置 230 の導電接続構造を拡大して示す拡大部分断面図である。この図 3 に示すように、本実施形態では、配線端子 221, 225 は、電極 231, 235 に向けて幅が減少する断面形状を備えている。例えば、図示例では、配線端子 221, 225 の断面形状は台形となっている。この断面形状は、電極に向けて（すなわち図示上方に向けて幅が小さくなる形状であればよく、三角形、半円形、半楕円形、半長円形、上方に行くほど幅が小さくなる段付き形状などの種々の形状に形成することができる。このように配線端子 221, 225 が電極に向けて幅が減少する断面形状を有する場合、配線端子の頂部の幅  $W1d$  は、配線端子の基部（配線基板 220 の表面上にある部分）の幅  $W1p$  よりも小さくなる。この場合には、配線端子の頂部の幅  $W1d$  が電

極 231, 235 の幅  $W_b$  よりも小さく形成されていればよい。

#### 【0051】

配線端子の幅  $W_{ld}$  (配線端子の幅が電極に向けて減少する断面形状を有する場合) 或いは  $W_{lp}$  (配線端子の幅が一定である場合) は、電極 231, 235 の幅  $W_b$  の 10～60% の範囲内であることが好ましい。この範囲を下回ると、配線端子と電極との導電接合部における導電接触面積が低下して、導電接触状態の安定性及び確実性が低下する。上記範囲を上回ると、後述する配線端子の喰い込みが困難になるとともに、加圧時に電極の全体形状が崩れ易くなり、導電接合部の構造上の安定性や再現性が低下する。

#### 【0052】

本実施形態では、配線端子 221, 225 の頂部は、電極 231, 235 に喰い込むように接合されている。その喰い込み量  $D_p$  は、通常、約  $1\mu m$ ～約  $5\mu m$  となるように設定される。喰い込み量  $D_p$  が  $1\mu m$  を下回ると、配線端子 221, 225 及び電極 231, 235 の高さばらつきに起因する片当たり等が発生し易くなり、加圧力が不均一となり、配線端子 221, 225 と電極 231, 235 との間の導電接触状態の信頼性が低下する。一方、喰い込み量  $D_p$  が  $5\mu m$  を越えると、実装時に必要とされる加圧力が過大となり、半導体装置 230 への無視できないダメージが発生しやすくなる。

#### 【0053】

本実施形態では、図 1 に示すように、配線基板 220 の表面上に異方性導電膜 233 を介して半導体装置 230 を基板 220 に対して加圧しながら配線基板 220 と半導体装置 230 との間を加熱するという方法で実装を行う。実際には、加圧加熱ヘッドによって半導体装置 230 を加熱し、その伝導熱によって異方性導電膜 233 を加熱する。異方性導電膜 233 は、熱可塑性樹脂又は熱硬化性樹脂で構成される絶縁性の基材中に微細な導電粒子 233a が分散されたものである。導電粒子 233a としては、Ni などの金属で構成された粒子、合成樹脂で構成された粒子の表面に Ni メッキなどの導電層を形成した粒子などが用いられる。導電粒子 233a の粒径は、配線端子と電極との喰い込みによる接合部の安定性及び確実性を阻害しなければ特に限定されないが、 $0.1\mu m$ ～ $5.0\mu m$

の範囲内であることが好ましい。導電粒子 233a の粒径が上記範囲を下回ると、導電粒子の喰い込みによる効果或いはアンカー効果が低下し、上記範囲を上回ると、配線端子と電極との導電接合部の接触面積が却って減少し、導電接合部の安定性及び確実性が低下する。

#### 【0054】

本実施形態では、例えば、図示しない加圧加熱ヘッドで半導体装置 230 を把持し、異方性導電膜 233 を介して半導体装置 230 を配線基板 220 の表面に圧着させる。そして、加熱しながら所定圧力で半導体装置 230 を配線基板 220 に対して加圧する。これによって、異方性導電膜 233 の基材は一時的に軟化し、配線端子 221, 225 と電極 231, 235 とが導電粒子 233a を介して導電接触した状態となる。この点は従来の実装方法と同様であるが、本実施形態の場合には、配線端子 221, 225 の幅が電極 231, 235 の幅よりも小さく形成されているとともに、配線端子 221, 225 を電極 231, 235 に対して従来よりもやや高い圧力（通常、1.2 倍～1.5 倍）で加圧するため、上記のように配線端子 221, 225 の頂部は、電極 231, 235 の表面に喰い込み、上述の喰い込み量  $D_p$  が設定される。

#### 【0055】

このとき、導電粒子 233a が存在していることにより、導電粒子 233a は、電極 231, 235 の表面に喰い込んだ状態となる。この導電粒子 233a は、電極 231, 235 の表面部分よりも硬度の高い素材で構成されているので、電極 231, 235 の表面に容易に喰い込み、そのアンカー効果によって半導体装置 230 の接合強度（或いは剥離強度：ピール強度）が増強される。なお、本実施形態では、導電粒子 233a は配線端子 221, 225 の頂部と同様の硬度を有するものとなっているが、導電粒子 233a を配線端子 221, 225 の頂部よりも高い硬度を有する素材で構成してもよい。この場合、導電粒子 233a は配線端子 221, 225 にも喰い込むことになる。

#### 【0056】

異方性導電膜 233 の基材は、上記のように実装時の加熱によって（熱硬化樹脂の場合）、或いは、加熱後の冷却（熱可塑性樹脂の場合）によって硬化し、配

線基板 220 と半導体装置 230 とを接着する。この基材は接着剤として機能し、配線端子 221, 225 と電極 231, 235 との間の導電接合状態を保持する役割を果たす。本実施形態では、図示のように、異方性導電膜 233 の基材が実装時に一時的に軟化することにより、配線基板 220 と電極 230 との間の空間を埋め尽くした構造になっている。

#### 【0057】

図 4 は、上記実装工程前の半導体装置 230 の電極 231, 235 の構造を示す拡大断面図である。本実施形態の半導体装置 230 においては、電極 231, 235 はほぼ平坦な表面を備えている。このように平坦な表面を備えた電極を設けることによって、配線端子 221, 225 が電極 231, 235 の表面に喰い込み易くなるとともに、配線端子 221, 225 及び電極 231, 235 に形状や高さのばらつきが多少存在しても、導電接触状態（接触面積の大小や喰い込み量の多少）のばらつきを低減することができる。ここで、電極 231, 235 としては、図示例のように均一な材料で構成されていてもよいが、表面に異なる素材で構成された表面導電層を形成することによって、表面導電層を配線端子が喰い込みやすい柔らかい金属で構成するなど、配線端子 221, 225（図 4 には図示せず）に対して良好な特性を有するものとしつつ、実装時の加圧力による電極全体の形状の崩れを防止できる。また、表面導電層の素材が金などの高価な素材であっても、その使用量を低減できるので、製造コストを低減できる。

#### 【0058】

図 5 は、上記実施形態とは異なる実装工程前の半導体装置 230' の電極構造を示すものである。この半導体装置 230' は、半導体装置 230' の半導体層の表面上に電極パッド 230 a' が形成され、この電極パッド 230 a' の表面上に、突起電極を構成するための電極 231', 235' が接合された構造となっている。このような構成にすることによって、半導体装置 230' の半導体層に対する導電接続性の良好な素材で電極パッド 230 a' を形成し、配線端子 221, 225（図 5 には図示せず）との導電接合に対して好適な特性を有する素材で電極 231', 235' を形成するといったことができるので、より良好な導電接続状態を実現できる。

## 【0059】

なお、図5に示す電極231'、235'は、半円状に近い凸曲面状の表面を有する断面形状を備えているが、このような形状の電極を製造する場合には、電極形状を正確に成形する労力を必要とせず、印刷したり低融点金属を溶着したりする等の方法により比較的低コストで形成できるという利点がある。

## 【0060】

図6は、上記実施形態とは異なる実装工程前の半導体装置230"の電極構造を示すものである。この半導体装置230"は、半導体層に導電接触する電極パッド230a"が幅方向に2箇所選択的に形成され、これらの電極パッド230a"上に、2箇所の電極パッド230a"を共に覆うように電極231"、235"が形成される。上記電極パッド230a"は通常のフォトリソグラフィ法等のパターニング技術を用いることによって容易に形成することができる。

## 【0061】

上記のように構成すると、電極231"、235"は、下層の電極パッド230a"により構成される凹凸構造を反映して、その幅方向に凹凸形状を有する表面を備えたものとなる。すなわち、電極231"、235"の表面には、その幅方向の中央部に凹部231d"、235d"が形成される。この凹部231d"、235d"は、例えば、上記導電パッド230a"間の間隙を配線端子の幅とほぼ等しくすることなどにより、配線端子221、225（図6には図示せず）の幅に対応する寸法で構成される。したがって、この凹部231d"、235d"が存在することによって、結果的に図3に示す配線端子221、225の喰い込み状態（上記喰い込み量Dp）を得るための加圧力を低減することができるという利点がある。このように加圧力を低減できることは、半導体装置230"のダメージをより低減することができ、製品の歩留まりを高めることに繋がる。

## 【0062】

図7（a）は本実施形態の配線端子221、225の先端部近傍の形状を示す斜視図であり、図7（b）はその変形例を示す斜視図である。本実施形態の配線端子221、225は、上述のように断面台形（三角形、半円形、段付き形状などでもよい。）に構成されているが、配線端子221、225の先端部近傍は、

先端に近づくほど、その断面形状が崩れるとともに、幅も減少している。これは、配線端子 221, 225 を含む配線パターンが、フォトリソグラフィ法等を用いたパターンニング技術によって形成されるため、パターンニング用のマスクの先端部においてサイドエッチングが生じ易くなるためである。したがって、本実施形態では、図 7 (a) に示すように、配線端子 221, 225 がその先端部（長さ  $L_p$ ）において電極 231, 235 に接合しないように、配線端子 221, 225 を電極 231, 235 との接合部分を越えてその先まで伸びるように形成している。これによって、電極 231, 235 に接合される配線端子 221, 225 の先端部分の断面形状の崩れや幅の減少を防止することができるので、導電接続状態のばらつきを低減できる。また、このようにすることによって、配線端子 221, 225 と電極 231, 235 との間の配線端子 221, 225 の伸びる方向の位置ズレに対する許容範囲（マージン）を増加させることができるという利点もある。

#### 【0063】

なお、上記のように配線端子を、電極に向けて幅が減少する断面形状を有するように形成するには、例えば、配線パターンを形成した後に、上記配線端子に対して短時間のエッチングを施して頂部の角部を除去すればよい。また、最初のパターンニング時に配線端子を幅広に形成し、その後のパターンニング時に幅狭のマスクを形成した状態で短時間のエッチングを行う方法、幅広の配線層の上にさらに幅狭の導電層を堆積する方法などが挙げられる。

#### 【0064】

図 7 (b) に示す配線端子 221', 225' は上記図 5 に示すものであり、その断面形状が略半円形となっている。この配線端子 221', 225' の場合にも、上記と全く同様に、先端に近づくほどに断面形状の崩れや幅の減少が生ずるので、上記と同様に電極を越えて伸びるようにパターン形成を行う。また、このような断面形状の配線端子もまた上記と同様の方法で形成できる。

#### 【0065】

上記のように、断面形状の崩れや幅の減少を生ずる先端部の長さ  $L_p$  はパターンニング技術によっても異なるが、例えば、通常の紫外線等を用いたフォトリソグ



ラファイ法では $1\mu\text{m}\sim 5\mu\text{m}$ 程度である。したがって、配線端子の電極を越えて伸びる部分の長さを、平均で $5\sim 10\mu\text{m}$ 程度に設定することが好ましい。

#### 【0066】

以上説明した実施形態においては、配線端子の幅を電極の幅よりも小さくし、導電接続構造を配線端子が電極に喰い込む構造としているが、これとは逆に、電極の幅を配線端子の幅よりも小さくし、導電接合部を電極が配線端子に喰い込む構造としてもよい。この場合には、電極の表面部分を配線端子の表面部分よりも柔らかい素材で構成することが好ましい。

#### 【0067】

次に、上記液晶装置200を含む電気光学装置を電子機器の表示装置として用いる場合の実施形態について説明する。図8は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記と同様の液晶装置200と、これを制御する制御手段1200とを有する。ここで、液晶装置200は、上述のように、液晶パネル210と、配線基板220と、半導体装置230とを有する。また、制御手段1200は、表示情報出力源1210と、表示処理回路1220と、電源回路1230と、タイミングジェネレータ1240とを有する。

#### 【0068】

表示情報出力源1210は、ROM (Read Only Memory) やRAM (Random Access Memory) 等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ1240によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路1220に供給するように構成されている。

#### 【0069】

表示情報処理回路1220は、シリアルーパラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に配線基板220を介して半導体装置230へ供給する。半導体装置230は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路12

30は、上述の各構成要素にそれぞれ所定の電圧を供給する。

#### 【0070】

図9は、本発明に係る電子機器の一実施形態である携帯電話を示す。この携帯電話2000は、ケース体2010の内部に回路基板2001が配置され、この回路基板2001に対して上述の液晶装置200が実装されている。ケース体2010の前面には操作ボタン2020が配列され、また、一端部からアンテナ2030が出没自在に取付けられている。受話部2040の内部にはスピーカが配置され、送話部2050の内部にはマイクが内蔵されている。

#### 【0071】

ケース体2010内に設置された液晶装置200は、表示窓2060を通して表示面（上記の液晶封入領域或いは表示領域）を視認することができるように構成されている。

#### 【0072】

尚、上記実施形態では、半導体装置を異方性導電膜（ACF）を介して配線基板上に実装しているが、本発明はこのような構成に限定されず、フリップチップ実装に用いられる各種の実装方法、例えば、半田や鉛フリー半田（Ag-Snなど）による接合、Au同士の熱圧着、超音波振動による接合などの種々の金属接合方式、導電性樹脂接合方式、異方性導電性ペースト（ACP）接合方式、NCF（Non Conductive Film）接合方式やNCP（Non Conductive Paste）接合方式等の絶縁樹脂接合方式など、種々の接合方法を用いることが可能である。

#### 【0073】

また、本発明の電気光学装置及び電子機器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記各実施形態に示す液晶パネルとしては、単純マトリクス型のパッシブマトリクス型の液晶装置、TFT（薄膜トランジスタ）やTFD（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶装置にも適用することができる。

#### 【0074】

上述した実施形態では、電気光学装置として、液晶装置に適用した場合につい

て説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、FED（フィールドエミッションディスプレイ）装置、LED（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（DMD）を用いた装置などの各種の電気光学装置に適用できる。

#### 【0075】

##### 【発明の効果】

以上、説明したように本発明によれば、配線数及び電極数が増大し、配線間隔や電極間隔が狭小化しても、半導体装置の実装構造における導電接合部の信頼性を向上できる。

##### 【図面の簡単な説明】

【図1】 本発明に係る半導体装置の実装方法、半導体装置の実装構造、電気光学装置及び電子機器の実施形態を示すための、液晶装置の分解斜視図である。

【図2】 同実施形態における半導体装置の実装部分の透視図である。

【図3】 同実施形態における半導体装置の実装部分の拡大部分断面図である。

【図4】 同実施形態における実装工程前の半導体装置の電極構造を示す拡大部分断面図である。

【図5】 同実施形態における実装工程前の別の半導体装置の電極構造を示す拡大部分断面図である。

【図6】 同実施形態における実装工程前の異なる半導体装置の電極構造を示す拡大部分断面図である。

【図7】 同実施形態における実装工程前の配線端子の先端部近傍の形状を示す拡大部分斜視図である。

【図8】 本発明に係る電子機器の実施形態の液晶装置及びその制御系の構造を示す概略構成図である。

【図9】 本発明に係る電子機器の一例としての携帯電話の外観を示す概略

斜視図である。

【図 1 0】 従来の半導体装置の実装部分の構造を示す透視図である。

【図 1 1】 従来の半導体装置の実装部分の構造を示す拡大部分断面図である。

【符号の説明】

2 0 0 . . . 液晶装置

2 1 0 . . . 液晶パネル

2 2 0 . . . 配線基板

2 2 1, 2 2 5 . . . 配線端子

2 3 0 . . . 半導体装置

2 3 1, 2 3 5 . . . 電極


2 3 3 . . . 異方性導電膜

2 3 3 a . . . 導電粒子


【書類名】

図面


【図1】




【図 2】




【図 3】



【図 4】




【図 5】







【図 6】




【図 7】




【図 8】




【図 9】



【図 10】



【図 11】



【書類名】 要約書

【要約】

【課題】 配線端子及び電極の数の増大並びに間隔の狭小化が進んでも、導電接合部の信頼性を向上することができる新規の半導体装置の実装方法、半導体装置の実装構造、電気光学装置及び電子機器を提供する。

【解決手段】 配線基板 2 2 0 上に配線端子 2 2 1, 2 2 5 が形成され、半導体装置 2 3 0 には電極 2 3 1, 2 3 5 が形成されている。ここで、配線端子の幅  $W_{1d}$ ,  $W_{1p}$  は、電極 2 3 1, 2 3 5 の幅  $W_b$  よりも小さくなるように形成されている。半導体装置 2 3 0 を配線基板 2 2 0 に実装するとき、及ぼされる加圧力によって配線端子 2 2 1, 2 2 5 は電極 2 3 1, 2 3 5 に喰い込んだ状態となる。配線端子の喰い込み量  $D_p$  は、約  $1\ \mu\text{m} \sim 5\ \mu\text{m}$  の範囲内であることが好ましい。

【選択図】 図 3



特願 2 0 0 2 - 2 4 0 7 7 6

出 願 人 履 歴 情 報

識別番号

[ 0 0 0 0 0 2 3 6 9 ]

1. 変更年月日

1 9 9 0 年 8 月 2 0 日

[変更理由]

新規登録

住 所

東京都新宿区西新宿 2 丁目 4 番 1 号

氏 名

セイコーエプソン株式会社